Laporan akhir 1 modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

 Laporan Akhir 1 Modul 2

1. Jurnal [kembali]

 2. Alat dan Bahan [kembali]

Alat

    a. Software Proteus ver 8.17

        Digunakan untuk merancang, menggambar, dan mensimulasikan rangkaian elektronik.

    Bahan

    a. IC 7474

     IC 7474 itu termasuk TTL logic IC yang berisi Dual D-type Positive Edge Triggered Flip-Flop dengan preset dan clear.

    b. IC 74LS112

      IC 74LS112 (atau LS112) adalah IC logika jenis dual JK flip-flop dengan fitur negative-edge triggered, preset & clear.

    c. Saklar SPDT

     Komponen mekanik untuk memilih dua posisi logika, yaitu terhubung ke VCC atau ke ground. Switch ini digunakan sebagai input logika biner ke rangkaian.

    d. Sumber tegangan DC dan ground

        Digunakan sebagai catu daya utama rangkaian digital. 

    e. Logic probe

        Alat indikator untuk mendeteksi kondisi logika high atau low pada keluaran rangkaian digital. 

 3. Rangkaian Simulasi [kembali]

Gambar Rangkaian Simulasi Percobaan 1 

 4. Prinsip Kerja Rangkaian [kembali]

Rangkaian pada gambar terdiri dari dua bagian utama, yaitu D Flip-Flop (IC 7474) di sisi kiri dan J-K Flip-Flop (IC 74LS112) di sisi kanan, yang keduanya dikontrol oleh beberapa saklar (B0–B6) serta sinyal clock (B3) sebagai pemicu perubahan keadaan.

Ketika input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, dan B6=1, maka kondisi logika pada tiap input mengatur karakteristik kerja kedua flip-flop sebagai berikut:

1. Bagian D Flip-Flop (IC 7474):
   D Flip-Flop bekerja dengan prinsip bahwa output Q mengikuti input D setiap kali sinyal clock berubah dari low ke high (transisi positif).
   Pada kondisi ini, karena input D = 1 (B0=1) dan clock (B3) aktif, maka setiap kali clock memberikan pulsa, output Q akan menjadi 1 dan tetap bertahan hingga ada perubahan logika pada input D.
   Dengan demikian, D Flip-Flop berfungsi sebagai penyimpan data tunggal yang menyimpan logika ‘1’ sesuai kondisi inputnya.

2. Bagian J-K Flip-Flop (IC 74LS112):
   Pada sisi kanan, J-K Flip-Flop menerima input J=1 (B1=1) dan K=0 (B2=0) dengan clock yang sama (B3).
   Berdasarkan tabel kebenaran JK Flip-Flop, saat J=1 dan K=0, maka setiap kali clock aktif, output Q akan diset menjadi 1 (Set condition).
   Karena sinyal clock juga sama dengan bagian D Flip-Flop, maka perubahan pada kedua flip-flop akan terjadi secara serempak ketika clock mengalami transisi naik.

3. Hubungan antarbagian:
   Beberapa saklar tambahan (B4, B5, B6) digunakan sebagai kontrol tambahan, seperti preset atau clear yang semuanya bernilai 1, menandakan bahwa kedua flip-flop berada dalam kondisi aktif normal (tidak direset). Dengan kondisi ini, kedua flip-flop dapat bekerja bebas mengikuti sinyal input dan clock tanpa gangguan.

 5. Video Rangkaian [kembali]

                                                          Video Percobaan 1

 6. Analisa [kembali]

     Kondisi 1:

B0=0, B1=1 → D Flip-Flop menyimpan 0, J–K Flip-Flop menghasilkan 0 karena keadaan reset atau awal Q=0.

Kondisi 2:
B0=1, B1=1, B2=0 → Saat clock aktif, D Flip-Flop menyimpan 1, sedangkan J–K Flip-Flop diset (J=1, K=0) sehingga Q=1.

Kondisi 3:
B0=0, B1=0, B2=0 → J=0, K=0 menyebabkan J–K Flip-Flop tidak berubah (no change), dan D Flip-Flop tetap pada keadaan sebelumnya.

Kondisi 4:
B4=0, B5=0 → sinyal preset/clear aktif (asinkron), memaksa output kedua flip-flop menjadi 0 walaupun ada clock.

Kondisi 5:
B4=1, B5=1, B1=1, B2=0, B0=1 → J–K Flip-Flop seharusnya set (Q=1) dan D Flip-Flop menyimpan 1, tapi jika clock belum naik, output masih 0.

Kondisi 6:
B6=0, B4=0, B1=1, B2=1, B0=1 → Preset/Clear aktif, memaksa J–K Q=1 dan D Q=0, sesuai kombinasi kontrol asinkron.

Kondisi 7:
B4=1, B1=1, B2=1, B0=1 → J=1, K=1, maka J–K Flip-Flop bekerja dalam mode toggle, yaitu output berubah-ubah setiap pulsa clock

 7. Link Download [kembali]

• Laporan Akhir [Download]
• Video Simulasi 1 [Download]
• Video Simulasi 2 [Download]
• Datasheet JK Flip Flop [Download]
• Datasheet D Flip Flop   [Download]
• File Rangkaian 1 [Download]
• File Rangkaian 2 [Download]