MODUL 1





1. Tujuan[Kembali]

1. Merangkai dan menguji operasi dari gerbang logika.
2. Merangkai dan menguji gerbang logika dan Aljabar Boelean.
3. Merangkai dan menguji rangkaian Encoder dan Decoder.
4. Merangkai dan menguji rangkaian Multiplexer dan Demultiplexer

2. Alat dan Bahan[Kembali]


 

 

 

 

  1.  Panel DL 2203C  
  2.  Panel DL 2203S 
  3. Jumper 
  4. Laptop
  5. Software Proteus ver minimal 8.17


3. Dasar Teori[Kembali]

GERBANG LOGIKA DASAR
a. Gerbang AND
    

                

                
Gambar 1.1 (a) Rangkaian dasar gerbang AND (b) Simbol gerbang AND 

Tabel 1.1 Tabel Kebenaran  Logika AND 




Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol.


b. Gerbang OR

        

            
Gambar 1.2 (a) Rangkaian dasar gerbang OR (b) Simbol gerbang OR 
Tabel 1.2 Tabel Kebenaran Logika OR
            


Bila dilihat dari rangkaian dasarnya maka didapat tabel kebenaran seperti di atas. Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input bernilai 1 maka output akan bernilai 1 . Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. 


c. Inverter (Gerbang NOT)
     

 

Gambar 1.3 (a) Rangkaian dasar gerbang NOT (b) Simbol gerbang NOT Tabel 
 

1.3 Tabel Kebenaran Logika NOT
 

Gerbang NOT merupakan gerbang di mana keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan ,maka transistor akan jenuh dan keluaran akan bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol. 


d. Gerbang NOR
 

 

Gambar 1.4 (a) Rangkaian dasar gerbang NOR (b) Simbol gerbang NOR 
 

Tabel 1.4 Tabel Kebenaran Logika NOR
Gerbang NOR adalah gerbang OR yang disambung ke inverter. Jadi nilai keluarannya merupakan kebalikan dari gerbang OR.


e. Gerbang NAND


Gambar 1.5 (a) Rangkaian dasar gerbang NAND (b) Simbol gerbang NAND 

Tabel 1.5 Tabel Kebenaran Logika NAND
Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Dan nilai dari tabel kebenarannya merupakan kebalikan dari tabel kebenaran dari gerbang AND. 


f. Gerbang Exclusive OR (XOR)

 

Gambar 1.6 (a) Rangkaian dasar gerbang X-OR (b) Simbol gerbang X-OR

Tabel 1.6 Tabel Kebenaran Logika X-OR
X-OR merupakan gerbang OR yang bersifat exlusif, di mana keluarannya akan nol jika masukannya bernilai sama, dan jika salah satu masukannya berbeda maka keluarannya akan bernilai 1.
 
ENCODER_DECODER 
Encoder dan decoder dalam dunia elektronika digital adalah dua komponen
penting yang banyak digunakan dalam sistem komunikasi, pengolahan data, dan
kontrol digital. Keduanya berperan dalam mengubah informasi dari satu bentuk ke
bentuk lainnya, sehingga memungkinkan perangkat digital untuk berkomunikasi
secara efisien. 

 a. Encoder

             

 Gambar 1.11 (a) Rangkaian dalam Encoder (b) IC Encoder 4 to 2

 Encoder adalah sebuah perangkat atau rangkaian elektronik/digital yang
berfungsi untuk mengubah suatu bentuk data atau sinyal (biasanya dalam
bentuk informasi, posisi, atau sinyal analog) menjadi kode biner. Dengan kata
lain, encoder “menerjemahkan” input menjadi data digital yang lebih mudah
diproses oleh sistem elektronik atau komputer.
b. Decoder

     


     Gambar 1.12 (a) Rangkaian dalam Decoder (b) IC Decoder 2 to 4

 Decoder (dekoder) adalah perangkat atau rangkaian logika digital
yang berfungsi untuk mengubah kode biner menjadi sinyal
keluaran yang sesuai.

 Multiplexer dan Demultiplexer

 1. MULTIPLEXER
Sebuah Multiplexer adalah rangkaian logika yang menerima beberapa input data digital
dan menyeleksi salah satu dari input tersebut pada saat tertentu, untuk dikeluarkan pada sisi
output.
Seleksi data-data input dilakukan oleh selector line, yang juga merupakan input dari
multiplexer tersebut. Blok diagram sebuah multiplexer ditunjukkan pada gambar 14-1.

2. DEMULTIPLEXER
Sebuah Demultiplexer adalah rangkaian logika yang menerima satu input data dan
mendistribusikan input tersebut ke beberapa output yang tersedia.

Seleksi data-data input dilakukan oleh selector line, yang juga merupakan input dari
demultiplexer tersebut. Blok diagram sebuah demultiplexer ditunjukkan pada gambar 14-3

 

 

 

 

 

4. Percobaan[Kembali]

 

Komentar

Postingan populer dari blog ini